全加器逻辑电路图
全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
一位全加器:全加器是能够计算低位进位的二进制加法电路 
  一位全加器(FA)的逻辑表达式为:
  S=A⊕B⊕Cin
  Co=AB+BCin+ACin
 其中A,B为要相加的数,Cin为进位输入;S为和,Co是进位输出;
  如果要实现多位加法可以进行级联,就是串起来使用;比如32位+32位,就需要32个全加器;这种级联就是串行结构速度慢,如果要并行快速相加可以用超前进位加法,
  超前进位加法前查阅相关资料;
  如果将全加器的输入置换成A和B的组合函数Xi和Y(S0…S3控制),然后再将X,Y和进位数通过全加器进行全加,就是ALU的逻辑结构结构。
  即 X=f(A,B)
  Y=f(A,B)
  不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。
 半加器、全加器、数据选择器及数据分配器
一、实验目的
1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。
2.学习半加器、全加器、数据选择器的使用。
3.用与非门、非门设计半加器、全加器。
4.掌握数据选择器、数据分配器扩展方法。
二、实验原理
183组合
1.半加器和全加器
根据组合电路设计方法,列出半加器的真值表,见表7。逻辑表达式为:
S =AB + AB= A⊕B
C = AB
半加器的逻辑电路图如图17所示。
用两个半加器可组成全加器,原理图如图18所示。
在实验过程中,我们可以选异或门74LS86及与门74LS08来实现半加器的逻辑功能;也可用全与非门如74LS00、反相器74LS04组成半加器。这里全加器不用门电路构成,而选用集成的双全加器74LS183。其管脚排列和逻辑功能表分别见图19和表4.9所示