第一篇 概论
第一章 计算机系统概论
原理：按地址访问指令，并顺序执行。
计算机层次系统结构：
①实际机器M1（机器语言程序直接在M1上执行）
②实际机器M1汇编程序
汇编语言虚拟机M2（将汇编语言程序翻译成机器语言程序，然后在M1
上执行）
③实际机器M1汇编程序 汇编语言虚拟机M2编译程序 高级语言虚拟机M3（将高级语言翻译成汇编
语言，然后再翻译成机器语言程序，在M1上执行）
④微程序机器M0→实际机器M1→汇编语言虚拟机M2→高级语言虚拟机M3
（每条机器指令通过一段微程序的执行来实现）
⑤微程序机器M0→实际机器M1硬件 | 软件 操作系统虚拟机M2→汇编语言虚拟机M3→高级语言
虚拟机M4（汇编器、编译器需要操作系统支持才能运行）
控制器可区分存储单元中存放的是指令还是数据。
ALU （算术逻辑单元）CU （控制单元）是CPU 的核心部件。
一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字，这串二进制代码的
位数称为存储字长。
主存包括存储体M 、MAR （存储器地址寄存器，用来存放欲访问的存储单元地址，其位数
对应存储单元个数）、MDR （存储器数据寄存器，用来存放从存储单元取出的代码或者是准
备存入存储单元的代码，其位数与存储字长相等）。
运算器包括ALU 和三个寄存器（ACC 累加器、MQ 乘商寄存器、X 操作数寄存器）。
控制器由PC （程序计数器）、IR （指令寄存器）、CU 组成。
PC 用来存放当前欲执行的指令的地址，与MAR 直接相连；IR 用来存放当前的指令，IR 的内
容来自主存的MDR ；OP(IR)→CU Ad(IR)→MAR 。
衡量计算机运算速度 MIPS （百万条指令每秒）CPI （执行一条指令所需周期数，即主频的倒
数）FLOPS （浮点运算次数每秒）。
第二章 计算机发展及应用
1946美国ENIAC
电子管计算机、晶体管计算机、（中、小规模）（大规模）（超大规模）集成电路计算机
大规模集成电路（LSI ）超大规模集成电路（VLSI 、容纳百万个以上晶体管）
第二篇 计算机系统的硬件结构
第三章 系统总线
总线按连接部件不同分为：片内总线、系统总线、通信总线。
系统总线按传输信息不同分为：数据总线（双向，其位数与机器字长和存储字长有关，总线宽度）、地址总线（由CPU输出，单向）、控制总线。
总线控制主要包括总线判优控制和通信控制。
总线判优控制可分为集中式和分布式，集中控制优先权仲裁方式有链式查询(BS BR BG)、计数器定时查询(BS BR)、独立请求(BR BG) BS 总线忙BG总线同意BR总线请求。
总线通信控制：
1、总线周期：a、申请分配阶段b、寻址阶段c、传数阶段d、结束阶段
2、方式：同步通信、异步通信（不互锁、半互锁、全互锁）、半同步通信（增设“等待”WAIT响应信号线）、分离通信
异步串行传送在起始位之后传输的是数据位的最低位。
波特率：单位时间内传送的二进制数据的位数，单位bps（位/秒）。
比特率：只考虑有效数据位，单位与波特率相同。
第四章存储器
4.1 概述
4.1.1存储器分类
1、按存储介质：半导体存储器、磁表面存储器、磁芯存储器、光盘存储器
2、按存取方式：
（1）RAM随机存储器：a）SRAM(静态RAM，触发器) b）DRAM（动态RAM，电容充放电）
（2）ROM只读存储器：MROM （掩模型只读存储器）PROM（可编程只读存储器）EPROM（可擦除可编程、紫外线照射）EEPROM（用电可擦除可编程）Flash
Memory（闪存）
（3）串行访问存储器
4.1.2存储器的层次结构
存储器性能指标：速度、容量、每位价格（位价）
缓存—主存层次主要解决CPU和主存速度不匹配问题，主存缓存之间的数据调动是由硬件自动完成。
主存—辅存层次主要解决存储系统容量问题，通过虚拟存储器，之间的数据调动是由硬件和操作系统共同完成。实地址—物理地址虚地址—逻辑地址
4.2 主存储器
4.2.1 概述
主存中存储单元地址的分配：大端、小端，按字寻址、按字节寻址
存储容量= 存储单元个数×存储字长
存储器带宽：单位时间存储器存取的信息量，单位字/秒、字节/秒Bps、位/秒bps
提高存储器带宽方法：缩短存储周期、增加存储字长、增加存储体（单体多字、多提并行（顺序存储（高位交叉编址）、交叉存储（低位交叉编址））
4.2.2 半导体存储芯片简介
地址线（单向输入）、数据线（双向）、控制线（读/写控制线、片选线）
译码驱动方式：线选法、重合法
4.2.3 随机存储器
动态RAM的刷新：集中刷新、分散刷新、异步刷新煲仔饭的做法大全
集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作（死时间）。
分散刷新是指对每个存储单元的刷新分散到每个存取周期内完成。存储周期增长，无死区异步刷新在2ms内对存储单元的各行各刷新一遍，即每间隔（2ms/行数）刷新一次。
4.2.4 只读存储器
4.2.5存储器与CPU的连接****** P91
存储容量的扩展：位扩展、字扩展
选用ROM来存放系统程序、RAM则为用户编程设置
4.2.6 汉明码******P100
4.2.7 提高访存速度的措施
4.3 高速缓冲存储器Cache
4.3.1概述
更改桌面图标Cache的工作原理（M主存块数、C缓存块数、B块长M>>C）
Cache的效率
在一个程序执行周期，设N c为访问Cache的命中总次数，N m为访问主存的总次数,t c为命中时的Cache访问时间，t m为未命中是访问主存的时间，1-h为未命中率，
命中率：h=N c
N c+N m
Cache—主存系统的平均访问时间：t a=ht c+(1−h)t m
访问效率：e=访问Cache的时间
平均访问时间=t c
t a
×100%=t c
ht c+(1−h)t m
×100%
Cache的读写操作（写直达法、写回法）
Cache的改进（1）单一缓存和两级缓存（2）统一缓存和分立缓存
4.3.2 Cache—主存地址映射
1、直接映射m=t+c
主存高m位被分为两部分：低c位是指Cache字块地址，高t位是指主存字块标记
2、全相连映射m=t+c
3、组相连映射s=t+r q=c-r m=s+q
低q位是指Cache组地址，2c表示Cache的总块数，2r表示组内包含的块数
4.3.3替换原则：先进先出（FIFO）、近期最少使用（LRU）、随机法
4.4 辅存
4.4.1概述
4.4.2磁记录原理和记录方式
磁表面存储器的记录方式：归零制（RZ）、不归零制（NRZ）、见“1”就翻不归零制（NRZ1）、调相制（PM）、调频制（FM）、改进型调频制（MFM）关于重阳节的作文
4.4.6 循环冗余（CRC）校验码****** P144
4.4.3硬磁盘存储器4.4.4软磁盘存储器4.4.5磁带存储器4.4.7光盘存储器
第五章输入输出系统
5.1概述
5.1.1 发展概况（1）早期阶段（串行方式，程序查）（2）接口模块和DMA阶段（总线连接、、并行工作）（3）具有通道结构阶段（4）具有I/O处理机阶段
5.1.2输入输出系统组成
1. I/O软件（1）I/O指令：CPU机器指令的一类，操作码字段作为判别代码
（2）通道指令：通道自身的指令，用来执行I/O操作，具有通道结构的计算机，I/O指令不实现I/O数据传送，只用于设备停启等操作，一旦CPU执行了I/O设备的指令，就由通道来代替CPU对I/O设备的管理
2. I/O硬件接口模块和I/O设备
5.1.3 I/O设备与主机的
（1）I/O设备编址方式：统一编址（占用存储空间）不统一编址（需设I/O专用指令）（2）设备寻址
（3）传送方式：并行、串行
（4）联络方式：立即响应方式、异步工作采用信号应答（异步定时）、同步工作采用同步时标联络（同步定时）
（5）I/O设备与主机的连接方式：辐射式、总线式
5.1.4 I/O设备与主机信息传送的控制方式
程序查方式、程序中断方式、DMA方式
5.2 I/O设备
5.2.1概述
分类：人机交互设备、计算机信息存储设备、机—机通信设备
5.2.2输入设备5.2.3输出设备5.2.4其他I/O设备
车晓个人资料5.2.5多媒体技术：计算机技术和视频，音频，以及通信等技术相结合的产物
5.3 I/O接口
5.3.1 概述
I/O接口是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。
主机与I/O设备间设置接口的理由：①实现I/O设备选择②实现数据缓冲，达到速度匹配③实现数据串—并格式转换④实现电平转换⑤传送控制命令⑥监视I/O设备工作状态，并可保存状态信息，供CPU查询。
接口和端口的区别：接口由多个端口和控制逻辑电路组成。端口是接口电路中的一些寄存器，这些寄存器分别用来存放数据信息、控制信息和状态信息，相应的端口分别称为数据端口、控制端口、状态端口。
5.3.2接口的功能和组成
（1）总线连接方式的I/O接口电路
I/O总线包括数据线、设备选择线、命令线、状态线
（2）接口功能和组成
①选址功能（设备选择电路）②传送命令功能（命令寄存器、命令译码器）③传送数据功能（数据缓冲寄存器DBR）④反映I/O设备工作状态的功能（完成触发器D、工作触发器B、中断请求触发器INTR、中断屏蔽触发器MASK）DB00暂停DB10准备就绪DB01正在准备
5.3.3接口类型
①按数据传送方式：并行接口、串行接口
②按功能选择灵活性：可编程接口、不可编程接口
③按通用性分类：通用接口、专用接口
④按数据传送的控制方式：程序型（中断性）接口、DMA型接口
5.4程序查询方式
5.5程序中断方式
姚晨与凌潇肃5.5.1中断的概念
计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后在返回到现行程序的间断处，继续执行原程序，这就是“中断”。
5.5.2 I/O中断的产生
5.5.3程序中断方式的接口电路
①中断请求触发器INTR和中断屏蔽触发器MASK
仅当设备准备就绪（D=1），且该设备未被屏蔽（MASK=0）时，CPU的中断查询信号可将中断请求触发器置“1”（INTR=1）
②排队器硬件方法（链式排队器）、软件方式
③中断向量地址形成部件（设备编码器）
硬件向量法：通过向量地址来寻设备中的中断服务程序入口地址，向量地址由硬件产生。中断向量是中断服务程序入口地址的地址。
5.5.4 I/O中断处理过程
①中断请求：INTR
②中断判优：链式排队
③中断响应：INTA，得到中断号
④中断服务：根据中断号查中断向量表，得到中断入口地址，跳转到中断服务程序
⑤中断返回：从中断服务程序中返回到源程序继续执行
5.5.5中断服务程序的流程
（1）保护现场：①保存程序的断点（由中断隐指令完成）②保存通用寄存器和状态寄存器的内容（由中断服务程序完成）具体过程是在中服务程序的起始部分安排若干条存数指令，将寄存器的内容存至存储器中保存，或用进栈指令（PUSH）将寄存器的内容推入堆栈保存。（2）中断服务（设备服务）
（3）恢复现场：用取数指令或出栈指令（POP），将保存在存储器（或堆栈）中的信息返回到原来的寄存器中。
（4）中断返回：中断返回指令
单重中断：不允许中断现行的中断服务程序
多重中断（中断嵌套）：允许更高级别的中断源中断现行的中断服务程序
多重中断和单重中断开中断的时机不同，单重在中断返回前，多重在保护现场后。
5.6 DMA方式
5.6.1 DMA方式的特点
吴辰君个人资料主存和DMA接口之间有一条数据通路，所以主存和设备进行数据交换是不通过CPU，不需要CPU暂停现行程序。
DMA与主存交换数据的方法：
①停止CPU访问主存（控制简单、CPU处于不工作状态或保持状态）
发布评论