摘要
微波集成电路（Microwave Integrated Circuit缩写为MIC）是工作在微波波段和毫米波波段即30GHz～300GHz频率范围，由微波无源元件、有源器件、传输线和互连线集成在一个基片上，具有某种功能的电路。微波集成电路起始于20世纪50年代。微波电路技术由同轴线、波导元件及其组成的系统转向平面型电路的一个重要原因，是微波固态器件的发展。60～70年代采用氧化铝基片和厚膜薄膜工艺；80年代开始有单片集成电路。
微波集成电路大致可以分为两种电路：混合微波集成电路和单片微波集成电路。
混合微波集成电路是用厚膜技术或薄膜技术将各种微波功能电路制作在适合传输微波信号的介质(如高氧化铝瓷、蓝宝石、石英等)上，再将分立有源元件安装在相应位置上组成微波集成电路。这种电路的特点是根据微波整机的要求和微波波段的划分进行设计和制造，所用集成电路多是专用的。常用的混合微波集成电路有微带混频器、微波低噪声放大器、功率放大器、倍频器、相控阵单元等各种宽带微波电路。
单片微波集成电路（Monolithic Microwave Integrated Circuit缩写为MMIC）则是将微波功能电路用半导体工艺制作在砷化镓或其他半导体芯片上的集成电路。这种电路的设计主要围绕微波信号的产生、放大、控制和信息处理等功能进行，大部分电路都是根据不同整机的要求和微波频段的特点设计的，专用性很强。在这类器件中，作为反馈和直流偏置元件的各个电阻器都采用具有高频特性的薄膜电阻，并且与各有源器件一起封装在一个芯片上，这使得各零件之间几乎无连线，从而使电路的感抗降至最低，且分布电容也极小，因而可用在工作频率和频宽都很高的MMIC放大器中。
目前，MMIC的工作频率已可做到40GHz，频宽也已达到15GHz，因而可广泛应用于通信和GPS, 等各类设备的射频、中频和本振电路中。
本文主要从单片微波集成电路工艺、基于Si的单片微波集成电路的电路结构的发展、基于Si的单片微波集成电路的制造工艺的发展以及微波毫米波单片集成电路的发展趋势这几方面进行综述分析。
第一章 单片微波集成电路工艺发展综述
发展毫米波器件一直是发展毫米波技术的先导，研制宽带、低噪声、大功率、高效率、高可靠、长寿命、多功能的毫米波器件是该技术的关键。建立精确有效的CMOS有源和无源器件模型是毫米波CMOS集成电路设计的关键。在射频集成电路设计中，有源器件通常用于驱动或放大电路，而无源器件多用于匹配网络电路。过去，射频电路设计采用查表的方法，以二端口或多端口网络的形式建立各种不同的器件尺寸、偏置和频率的数据库。这种方法的缺点在于器件只能被看作一个黑匣子，设计者不能进行系统综合，因此优化方法很难被实现。现今，一种较好的并已被广泛采用的方法就是利用基于物理特性的精简模型。这种模型通过一系列参数和方程来获取器件行为背后的重要物理特性，它的好处就在于仅仅使用一套参数和公式就能在较大的不同尺寸、偏置和工作频率的范围内重构器件行为，设计者具有使用器件的最大自由度。对微波毫米波单片集成电路的发展有重大推进的工艺进步包括：CMOS工艺特征尺寸进入深亚微米阶段，NMOS的截止频率fT已超过500Hz．二分频电路的工作频率已超过10GHz；III／V族化合物固态电路工艺稳定发展，高电子迁移率晶体管(HEMT)的截止频率fT已超过200GHz。人们已设计出了工作频率高达110GHz的放大器集成电路；硅锗异质结器件异军突起，异质结双极性晶体管(HBT)截止频率fT已达l00GHz，利用高速HBT，人们已设计出了数据率高达50Gb／s的光纤通信用集成电路。
一、晶体管建模：
目前，比较流行的CMOS晶体管精简模型有三种：BSIM3(Berkeley short-channel IGFET model)，MOS9和EKV2.6。这些精简模型在低频段能够提供精确的仿真结果，但是在几十GHz的毫米波频段，仿真结果会出现非常大的误差。因此如何将这些CMOS晶体管精简模型应用于毫米波频段是内一个巨大挑战。一种可行的方法是对精简模型进行扩展。CMOS晶体管模型分为内核部分和外部参量部分。内核部分采用精简模型，添加的外部参量用于表征因高频而产生的寄生参数。
CMOS晶体管的参数提取方法有以下三种：
1.利用Agilent IC-CAP从测量数据中直接提取参数。直接利用测量数据提取参数可以获得较好的精度，但是这种方法的缺点在于需要事先进行晶体管版图设计、流片和测试。
2.利用器件仿真软件提取参数。利用二维的工艺和器件仿真不仅可以解决测试可能带来的一定误差，而且提取的参数精度也较高，从而很好地弥补了直接利用测量数据提取参数这一方法的不足之处。
3.利用电磁场仿真提取参数。该方法通过晶体管的版图设计，利用Agilent ADS Momentum进行电磁仿真提取参数，获得了较好的精度，但偏置条件受限制。
由于以上所述的三种方法各有利弊，所以到目前为止，还没有出现一种统一、简单和有效的毫米波CMOS晶体管模型参数提取的方法。因此，CMOS晶体管建模还待进一步深入研究。
二、传输线建模
传输线建模对于毫米波CMOs集成电路设计是非常重要的。在毫米波频段，用于构成匹配网络和谐振回路的电抗元件的值变得非常小，比如电感值的大小在毫米波频段大约只在几十到几百pH这样一个量级，因而在Si基上实现既具有高p值又具有高精密度的电感就变得非常困难。
表征传输线特性的模型参量主要有：特性阻抗、有效介电常数、衰减常数和损耗角。模型参数可以通过实际测量或者仿真软件(比如ADS和AnsoftHFss)来提取。
Carchon等人提出了一种新的基于定向设计测量的建模方法，根据这种方法设计出的最终模型可以方便地在商业设计软件中实现。Yang等人在2005年设计实现了以集总元件构成的RL
C传输线模型，能够在高达110 GHz频率范围内表征传输线效应。另外，Yildiz等人还首次提出了共面波导的神经网络模型，该模型获得的结果与之前相关文献中已报道的理论值和实验值非常吻合。
第二章 基于Si的单片微波集成电路的电路结构的发展综述
基于Si的单片微波集成电路中有达林顿结构如图1所示，其中Ｒ１和Ｒ４分别为电压并联负反馈电阻和电流串联负反馈电阻，用于提高电路的稳定性。此结构的优点是：①负反馈电阻展宽了频带，改善了带内平坦度。②电阻均采用扩散电阻，集电极处于最高电位，电阻与衬底间ｐｎ结反偏自隔离。③相对于电容耦合的两极放大，达林顿结构简单，省去了制作电容的工艺；缺点是：由于电阻制作在芯片内，寄生电容效应影响频率的提高。
图1 达林顿结构
一种新的Si微波集成电路结构于1996年提出，三维MMIC（3DMMIC）结构，3DMMIC的多层金属化技术是各金属层在物理上是彼此分开的，被金属层屏蔽电路的关键元件不受电导性基片影响，在金属层之间引进低介电常数的绝缘层，从而降低了互联电容量。基本的三维MMIC结构为：晶体管、电阻和电容制作在衬底上，上面是聚酰亚胺介质，电路在衬底上和介质表层的薄膜微带线被中间接地金属层隔开。这种结构有效地减小了电路面积，提高了MMIC集成度。因此，3DMMIC的出现又是Si微波集成电路制造工艺发展的一个质的飞跃。
传统的三维立体结构的微波半导体二极管以及波导或同轴腔体电路已经不适应，必须采用平面的微波有源器件与平面结构微波电路。以MESFET为代表的三端器件和以微带为代表的微波电路成为主流。
利用CMOS技术设计毫米波MMIC的最终目的就是将整个收发前端系统集成在一个芯片上。为了达到这一目的，不仅需要优化设计收发前端的各个模块，如低噪声放大器LNA，压控振荡器VCO，混频器MIXER和功率放大器PA等，而且收发前端系统设计也需要进一步深入研究。事实上，一些研究者已经对以上问题做了尝试，并取得了一定成果。
在毫米波CM0S集成电路设计中，LNA的电路结构一般有两种：共栅极和共源共栅极。共栅
极的特点就是它的结构较简单，而且能够在相对宽的频带内实现50Ω阻抗匹配，但是其噪声性能较差。共源共栅极在结构上稍微复杂一些，但是其最大优点就是不仅具有良好的输入匹配和较高的反向隔离度，而且具有较低的噪声系数。Doan等人利用三阶共源共栅极，采用0．13μm标准CMOS工艺制作了第一块60GHz CMOS LNA，增益达到12 dB，噪声系数为8．8 dB。
在毫米波收发前端的设计中，VCO是另一个设计重点。对于VCO来说，相位噪声是一个重要的性能指标。由于电感设计的好坏将直接影响VCO的相位噪声，因此设计具有高Q值和低损耗的电感是至关重要的。当前，在设计几十GHz的CMOS VCO时，通常采用以下四种电感结构：线电感、微带线、共面波导和螺旋电感。Tang-Nian Luo等人制作了50 GHz CMOS VCO毫米微米，其电感采用线电感结构，电感的仿真Q值在50 GHz能够超过30，最后整个VCO的相位噪声可以达到-96 dBc/Hz@1 MHz。Ren—ChlehLiu等人则利用非对称共面带状线(ACPs)结构实现电感，采用0．25μm标准CMOS工艺制作了63 GHz VCO，其相位噪声达到-85 dBc/Hz@1 MHz。虽然螺旋电感在毫米波频段的性能不是很好，但是通过改变形状和结构，螺旋电感仍然可以应用于毫米波CMOS集成电路。changhua Cao等人改变了传统螺旋电感的结构，设计出了差分圆形螺旋电感，在0．13μm标准CMOS工艺下，利用这种结构的螺旋
电感，设计实现了59 GHz和105 GHz的CMOS VCO，其相位噪声分别达到-89 dBc/Hz @1 MHz和-97.5 dBc/Hz @10 MHz。
发布评论