专业课计算机科学模拟题2020年(44)
(总分150,考试时间180分钟)
单项选择题
A. 顺序 B. 选择
C. 循环 D. 并行
2. 2.下列说法中，正确的是( )。
A. 水平型微指令的执行速度要慢于垂直型微指令
B. 水平型微指令的长度要短于垂直型微指令
C. 水平型微指令的编码空间利用率高
D. 垂直型微指令中包含微操作码字段
3. 3.下列特征中，不属于有利于实现指令流水线的是( )。
A. 指令字等长
B. Load／Store指令风格
C. 寻址方式灵活多样
D. 指令格式规整统一
陈晓个人资料4. 4.下列关于动态流水线和超标量处理器的说法中，错误的是( )。
A. 超标量处理器中一定有多个不同的指令执行单元
B. 动态流水线执行指令的顺序不一定是输入指令的顺序
C. 超标量处理器不一定都采用动态流水线
D. 超标量技术是指采用更多流水段个数的流水线技术
5. 5.指令流水中不同功能段的执行时间最好( )。
A. 相等 B. 不等
C. 为零 D. 与指令周期一致
6. 6.以下有关流水线相关的叙述中，正确的是( )。
A. 所有数据相关都能通过转发得到解决
B. 可以通过调整指令顺序和插入nop指令消除所有的数据相关
C. 五段流水线中Load-Use数据相关不会引起一个时钟周期的阻塞
D. 一条分支指令与紧随其后的一条ALU运算指令肯定会发生数据相关
综合应用题
7. 7.下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16 384字(字长18位)，数据存储器DM最大容量是65 536字(字长16位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。
设处理机格式为：
加法指令可写为“ADD X(R1)”。其功能是(AC0)+((Ri)+X)→AC1，其中((Ri)+X)部分通过寻址方式指向数据存储器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。
8. 8.如图所示，某计算机的内部数据通路如下：
完成如下要求：
(1)数据指令STA R1，(R2)，其指令的功能是将寄存器R1的内容传送至(R2)中存储的内存地址所代表的存储单元中。请画出指令周期流程图。
(2)标出各微操作信号序列。
下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。
9. 9.给出图中寄存器A、B、C、D的名称。
何炅怎么了10. 10.简述取指令的数据通路。
植树节是几月几日?11. 11.简述取数指令LOAD X的数据通路(完成功能(X)→AC，其中x为主存地址，由指令的地址码字段给出)。
12. 12.简述存数指令STORE X的数据通路(完成功能(AC)→X，其中x为主存地址，由指令的地址码字段给出)。
韩国女星13. 13.简述加法指令ADD X的数据通路(完成功能(X)+(AC)→AC，其中X为主存地址，由指令的地址码字段给出)。
某模型机的数据通路结构如下图所示。
用寄存器传送语句(如PC→MAR)，拟出下列指令从读取到执行的完整流程。
14. 14.数据传送指令MOV X(R0)，Y(R1)，源和目的操作数地址均采用变址寻址，第1个参数x为源操作数的形式地址，第2个参数为目的操作数的形式地址，分别位于指令的第2个和第3个存储字。
15. 15.数据求反指令COM一一(R0)，采用自减型寄存器间接寻址，结果送回自减后的地址单元。
某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0～R1，暂存器C和D。
16. 16.请将各逻辑部件组成一个数据通路，并标明数据流向。
17. 17.画出“ADD R1，(R2)+”指令的指令周期流程图，指令功能是(R1)+((R2))→R1。
下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器(主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。
要求：
18. 18.写出图中a、b、c、d四个寄存器的名称。
19. 19.简述图中指令从主存取到控制器的过程。
肤暗黄穿什么颜20. 20.说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。
21. 21.某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID)、执行(EX)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90 ns，60 ns，70 ns，100 ns，50 ns。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条
指令的执行可采取什么措施?
22. 22.如果在一个CPU周期中要产生3个脉冲T1=200 ns，T2=400 ns，T3=200 ns，试画出时序产生器逻辑图。
今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，现假设完成各步操作的时间依次为100 ns，100 ns，80 ns，50 ns。
请回答下列问题：
23. 23.流水线的操作周期应设计为多少?
24. 24.若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行?
25. 25.如果在硬件设计上加以改进，至少需推迟多少时间?
26. 26.现有一个三段的指令流水线，各段经过时间依次为△t，2△t，△t。请画出该流水线连续处理三条不相关指令的时空图，并计算流水线的吞吐率、加速比和效率。
卖二手车的网站27. 27.比较硬布线控制和微程序控制的异同。
发布评论