第54卷 第4期 2021年4月
天津大学学报(自然科学与工程技术版)
Journal of Tianjin University (Science and Technology )
V ol. 54 No. 4Apr. 2021
收稿日期：2020-02-03；修回日期：2020-02-26. 作者简介：窦润江（1985— ），男，硕士，助理研究员，*************. 通信作者：吴南健，***************.
基金项目：国家自然科学基金资助项目(61704167)；北京市重点研发计划资助项目(Z181100008918009).
Supported by the National Natural Science Foundation of China (No. 61704167)，Beijing Key Research Program of Application Foundation
and Advanced Technology (No. Z181100008918009).
高修图片DOI:10.11784/tdxbz202002004
窦润江1, 2，曹中祥1，李全良1，冯 鹏1, 2，
刘力源1, 2，刘 剑1, 2，吴南健1, 2, 3
(1. 中国科学院半导体研究所半导体超晶格国家重点实验室，北京 100083；
2. 中国科学院大学材料与光电研究中心，北京 100049；
3. 中国科学院脑科学与智能技术卓越创新中心，北京 100083)
摘 要：设计了一种基于新型像素结构的高速低功耗图像传感器芯片．芯片采用提出的梯度掺杂掩埋型光电二极管(PPD )和非均匀掺杂沟道传输管的像素结构，有效地提高了PPD 中光生载流子的横向转移速度，降低了光生载流子的残留，减少了图像传感器芯片的拖尾现象．芯片采用低功耗设计的像素信号读出电路阵列，降低了图像传感器芯片的整体功耗．图像传感器芯片采用0.18µm CMOS 工艺制备，像素尺寸为18µm ×18µm ，数字量化精度为12bit ．设计了高速CMOS 成像系统，并在暗室环境下搭建了图像传感器的光电测试平台．测试得到高速CMOS 图像传感器的灵敏度为11V/(lx ·s )，动态范围为65dB ，在816×600的分辨率下可稳定输出1000帧/s 的高速图像数据．图像传感器工作在最大增益为4、帧率为1000帧/s 的工作条件时的功耗为830mW ．基于设计的高速CMOS 图像传感器芯片，
试制了一款高速CMOS 相机．将试制的高速相机应用到高速目标跟踪和大容量存储系统中．实验结果表明，整体系统工作稳定，高速CMOS 图像传感器可以长时间地稳定传输高质量的高速图像数据，同时跟踪系统可以稳定跟踪目标、存储系统可以正确存储高速图像数据．
关键词：高速；低功耗；CMOS 图像传感器；掩埋型光电二极管；高速成像
中图分类号：TN43 文献标志码：A 文章编号：0493-2137(2021)04-0426-09
High -Speed CMOS Image Sensor and Its Application
Dou Runjiang 1, 2，Cao Zhongxiang 1，Li Quanliang 1，Feng Peng 1, 2，
Liu Liyuan 1, 2，Liu Jian 1, 2，Wu Nanjian 1, 2, 3
(1. State Key Laboratory of Superlattices and Microstructures ，Institute of Semiconductors ，岳华老婆
Chinese Academy of Sciences ，Beijing 100083，China ；
2. Center of Materials Science and Optoelectronics Engineering ，University of Chinese Academy of Sciences ，
Beijing 100049，China ；
3. Center for Excellence in Brain Science and Intelligence Technology ，Chinese Academy of Sciences ，
Beijing 100083，China ) Abstract ：In this study ，a high-speed low-power image sensor chip based on a new pixel structure was designed. The
chip adopts the proposed gradient doped pinned photodiode (PPD )and non-uniformly doped channel transfer tube ，wh ich effectively improves th e lateral transfer speed of ph oto-generated carriers in th e PPD ，reduces th e residual photo-generated carriers ，and reduces the smearing of image sensor chips. The chip uses a pixel signal readout circuit array designed with low power consumption ，and this reduces the overall power consumption of the image sensor chip. The image sensor chip was prepared using a 0.18µm complementary metal oxide semiconductor (CMOS ) proc-ess ；the pixel size was 18µm ×18µm ，and the digital quantization accuracy was 12bit. A high-speed CMOS imag-
2021年4月窦润江等：高速CMOS图像传感器及其应用 ·427·
ing system was designed，and a photoelectric test platform for the image sensor was established in a dark room envi-ronment. The sensitivity of the image sensor was 11V/(lx·s)，and the dynamic range was 65dB. The image sensor could stably output 1000frames per second of high-speed image data at a resolution of 816×600. The image sensor consumed 830mW while operating at a maximum gain of 4 and a rate of 1000 frames per second. Based on the de-signed h igh-speed CMOS image sensor ch ip，a prototype of a h igh-speed CMOS camera was designed and fabri-cated. The prototype high-speed camera was applied to high-speed target tracking and large-capacity storage systems.
The experimental results show that the overall system works stably. The high-speed CMOS image sensor can steadily transmit high-quality high-speed image data for a long time. Meanwhile，the tracking system can stably track its tar-get，and the storage system can correctly store high-speed image data.
Keywords：high-speed；low-power；CMOS image sensor；pinned photodiode；high-speed imaging
高速CMOS图像传感器能将人眼无法分辨的高速现象捕捉下来，广泛应用于科学研究、运动分析、工
业机器视觉和航空航天等领域[1-7]．高速CMOS图像传感器的像素性能决定了成像速度和质量．近年来相关研究机构提出了4个晶体管(4T)结构、5个晶体管(5T)结构以及8个晶体管(8T)结构的高速CMOS图像传感器像素[8-10]，这些像素采用具有低噪声、低暗电流和高量子效率(quantum efficiency，QE)特点的掩埋型光电二极管(pinned photodiode，PPD)作为光电转换器件[11-12]．但是由于高速图像传感器的像素通常采用大尺寸的PPD结构，使得像素的设计面临如下两个关键问题．首先，在大尺寸PPD中，横向电场较弱，电荷的转移只能通过载流子的扩散运动来完成，因此电荷的转移速度较慢，限制了成像速度．其次，当电荷传输管从导通状态切换至关闭状态时，电荷传输管传输沟通中部分电荷会反弹回PPD 中，将导致图像拖尾现象．另一方面，像素信号读出电路是高速CMOS图像传感器的核心模块之一，读出电路的性能决定了图像传感器的速度和质量．设计面积小、功耗低的像素信号处理电路及其阵列需要面对各种设计挑战．
针对上述问题，本文采用了具有梯度掺杂PPD 和非均匀掺杂沟道传输管的像素结构设计了像素阵列；采用结构紧凑、功耗低的模拟预处理和逐次逼近型模数转换器(SAR ADC)电路设计了列并行像素信号读出电路阵列；采用0.18µm CMOS工艺试制了一款高速低功耗CMOS图像传感器芯片，并对芯片的性能指标进行了测试验证．本文基于此高速CMOS 图像传感器芯片试制了高速相机，并应用在高速目标跟踪系统中．针对高速相机采集的800×600分辨率的8位灰度图像，本文采用训练好的轻量级卷积神经网络(convolutional neural network，CNN)，在较小的候选搜索区域对候选目标窗口进行分类，进而实现高速的目标定位，使跟踪系统实现了550帧/s的高速目标跟踪，使目标保持在视场的中间．
1 高速CMOS图像传感器的设计
1.1 高速CMOS图像传感器的架构
本文设计的高速CMOS图像传感器芯片采用列并行信号处理电路的架构，集成高速像素阵列、低功耗的像素信号读出电路以及控制器等模块，如图1所示．像素阵列大小为N×M，其中最上方的N1行和最下方的N1行为暗像素，有效像素为(N－2N1)×M；M×1个像素信号处理电路阵列分为奇、偶各(M/2)×1个，分别位于像素阵列的上方和下方，奇、偶列的像素输出信号分别经奇、偶像素信号处理电路阵列并行处理；奇、偶列像素信号处理电路阵列输出的全并行数字数据经输出模块分别转化为P×1路的输出通道，每个通道每个时钟周期输出一个像素的数据．
图1高速CMOS图像传感器的结构
Fig.1Structure of high-speed CMOS image sensor
·428· 天津大学学报(自然科学与工程技术版) 第54卷 第4期
芯片控制器产生芯片正常工作需要的所有控制信号，并实现与芯片外的通信，如经SPI 串行接口对像素的积分时间、工作模式等进行配置．芯片控制器产生的像素阵列控制信号，控制像素复位、积分、电荷转移及信号输出等过程．芯片控制器产生的像素信号处理电路控制信号(如选通、启动等)，启动像素信号处理电路阵列工作．芯片控制器控制像素阵列和像素信号读出电路阵列协同工作，像素信号读出电路阵列对像素阵列输出的信号逐行并行处理并输出数字信号，量化后的数字信号经数据输出单元多路串行 输出． 1.2 高速CMOS 图像传感器的像素
本文提出的4T 高速像素[13]，其电路和版图分别如图2(a )和(b )所示，包括梯度参杂掩埋型光电二极管(GD-PPD )、非均匀掺杂沟道传输管(NUDC TG )、浮空扩散(FD )节点、复位管(M RST )、源极跟随器(M SF )和行选择管(M SEL
)．复位管耗尽GD-PPD 的N 区并复位FD 节点，当传输管打开时，GD-PPD 中的光生电子被转移到FD 节点．在FD 节点处，光生电子转换为电压信号．电子电压转换后，源极跟随器用于缓冲FD 节点的电压．当行选择管接通时，缓冲的电压信号被输出像素阵列．
（a ）像素的电路结构 （b ）像素版图示意
图2 提出的像素电路图及版图示意
Fig.2 Proposed pixel circuit and layout diagram of PPD
本文像素的横向截面图和电势分布分别如图3(a )和(b )所示．与传统的PPD 像素相比，本文采用的如图3(a )所示像素分别在PPD 的N 埋层和TG 的P 层都采用两次掺杂工艺，并且对GD-PPD 和NUDC TG 的交叠区域进行了优化．
PPD 的N 埋层采用两次N 掺杂，分别为第1次形成N 区域以及第2次形成N - 区域，最终形成GD-PPD ．其中N 区域相比
N - 区域，掺杂深度浅、掺杂浓度高，这样在PPD 的整个N 埋层内形成横向和纵向的浓度梯度．从而在PPD 内电荷向传输管传输过程中，由于N - 区域和N 区域之间的杂质浓度梯度带来的电
势梯度将有利于PPD 中的电荷快速转移到传输管．图3(b )为梯度掺杂PPD 像素工作过程
孙怡黑历史（a ）横向截面
（b ）电势分布
图3 高速像素的结构
Fig.3 High -speed pixel structure
中电荷转移示意图．其中，由梯度掺杂带来的横向电场强度[14]可以表示为
d d d ()
1()d ⎛⎞=−⎜⎟⎝⎠x N x kT E e N x x
(1)
式中：E x 为位置x 处的电场强度；k 为玻尔兹曼常数；T 为开氏温度；e 为电子电量；N d (x )为位置x 处的掺
杂浓度；d d ()
d N x x
为位置x 处的杂质浓度梯度．由式
(1)可知，PPD 内的横向电场方向由N 区指向N - 区，这样N - 区内的电子可以通过横向电场漂移到N 区．因此梯度掺杂的结构可以有效增强PPD 内的横向电场强度，减少电荷转移时间．
如图3(a )所示，在TG 的沟道中，P - 和P 两个掺杂层形成NUDC TG ．其中P 区沟道掺杂浓度高，P - 区沟道掺杂浓度低．TG 沟道表面的电势与-(V G -V T (x ))成正比，
其中，V G 是TG 的控制电压，V T (x )是位置x 处的阈值电压．对于提出的NUDC TG ，V T 是增加阈值调整注入后的电压，调整后的阈值电压[14]表达式为
1T T0ox
()
()=+eD x V x V C (2)
式中：V T0是进行阈值电压调整注入之前的阈值，D 1(x )为位置x 处阈值调整注入浓度，C ox 为栅电容密度．由式(2)可知，掺杂浓度高的沟道区域阈值电压高，P 区的阈值高于P - 区的阈值．因此靠近PPD 一
2021年4月窦润江等：高速CMOS图像传感器及其应用 ·429·
侧的沟道电势始终高于靠近FD一侧的沟道电势．在TG由开启状态转到关闭时，沟道内的电荷只移向FD节点．从而有效地减少由TG沟道中的反弹电荷引起的图像拖尾．
本文使用计算机辅助设计软件对像素器件的掺杂浓度和电荷转移特性进行了仿真，得出最优的工艺参数．
图4(a)所示为像素的杂质浓度分布图，其中N 区的长度为L N，N区与传输管沟道的交叠长度为L0，P区的长度为L P．
图4(b)给出了仿真得到的PPD内残留电荷随N 区离子注入剂量的变化．当N区离子注入剂量大于2.2×1012cm-2时，PPD内的残留电荷急剧增加．因此，N区的最佳离子注入剂量为2.2×1012cm-2，这时的电荷转移时间是40ns，能够满足高速图像传感器的要求．
图4(c)给出了改变N区的长度L N时PPD内光电子电荷转移特性的仿真结果，其中横坐标为电荷转移时间，N区和N- 区的离子注入浓度为固定值．由仿真结果可以看出，当L N从1.4µm增加到2.4µm 时，电荷转移时间逐渐减少．但是，当继续增加L N到2.9µm时，转移时间开始增加．因此，L N为2.4µm 时，电荷转移时间最小．
图4(d)给出了沟道反弹电荷数量与P区离子注入剂量的关系，其中P- 区的离子注入浓度为固定值．由图中可以看出，当离子注入剂量大于6.0×1012cm-2时，反弹电荷数量减少的速度明显变慢．因此，P区的最佳离子注入剂量为6.0×1012cm-2．根据式(1)可知，GD-PPD内的横向电场强度与N埋层内2次离子注入区的浓度梯度成正比．采用高掺杂的N区可以提高PPD内的横向电场．然而，高掺杂的N区可能会在靠近TG的沟道区域引起电荷势阱[15]，造成图像拖尾．此外，随着N区掺杂浓度的增加，FD区域与N埋层之间的电势差减小，导致沟道内的电荷转移速度下降．因此需要选取合适的N区与传输管沟道的交叠长度L0，使得N区与传输管沟道形成有效的电子转移路径．本文中，L0选取0.26µm．
根据式(2)可知，传输管沟道内P区与P- 区的掺杂浓度差异的大小决定了沟道内电势梯度的大小.如果P区与P- 区掺杂浓度差异越大，沟道内靠近PPD一侧的沟道电势与靠近FD一侧的沟道电势差异也就越大，因此传输管沟道内电荷向PPD反弹越小．然而，随着P区掺杂浓度增加，靠近PPD一侧的沟道电势与靠近FD一侧的沟道电势之间的电势差会减小，会增加电荷转移时间．因此，传输管沟道内P区掺杂需要进行优化设计使得减少电荷反弹的同时不影响PPD内电荷向FD的传输．另外，图4(a)中所示P区长度L P需要尽可能的短，因为如果P区长度过长，P区内的沟道电荷也会向PPD内反弹．本文中，L P选取工艺设计规则允许的最小长度0.26µm．
（a）GD-PPD和NUDC TG的杂质浓度分布
（b）残留电荷与N区离子注入剂量的关系
（c）电荷转移特性与L N的仿真结果
（d）反弹电荷与P区离子注入剂量的关系
樱岛火山图4像素仿真
Fig.4Simulation of pixel
·430· 天津大学学报(自然科学与工程技术版) 第54卷 第4期
1.3 高速CMOS 图像传感器的读出电路
本文设计了一个适于高速CMOS 图像传感器的列并行像素信号读出电路，其由模拟预处理电路和12bit
SAR
ADC 及读出控制单元构成[16]，如图5所示．模拟预处理电路实现相关双采样(CDS )、可编程增益放大器(PGA )等功能．相关双采样对像素输出的复位电压和信号电压V PIX 进行相减操作，减小固定模式噪声(FPN )．可编程增益放大器，放大像素输出的信号，增强图像的对比度和图像传感器的动态 范围．
图5 像素信号读出电路结构
Fig.5 Block diagram of pixel signal readout circuit
CMOS 图像传感器根据应用的场合不同会改变
输出帧率，由于模拟预处理电路和SAR ADC 的工作时间是固定的，随着帧率的减小，读出电路的功耗线性减少．本文设计的模拟预处理电路和SAR ADC 都采用了开关功耗控制(SPC )技术，在其不工作时关断二者的直流通路，以降低读出电路的平均功耗．图像传感器的帧率降低，空闲时间变长，关断时间变长，模拟预处理电路和SAR ADC 的平均功耗随之降低；反之则二者的平均功耗增加．像素信号读出电路控制器由图像传感器的芯片控制器触发启动，启动后控制模拟预处理电路和SAR ADC 完成一次操作，之后等待下一次触发信号启动．在空闲时间控制逻辑电路不发生翻转，因而像素信号
读出电路的平均功耗随等待时间的增加即帧率的下降而线性下降．于是，像素信号读出电路的平均功耗
随着图像传感器帧率的降低而线性下降．
2 高速CMOS 图像传感器芯片及测试
本文采用0.18µm CMOS 工艺制造设计和试制
了一款高速低功耗列并行CMOS 图像传感器芯片，像素阵列大小为816×600，其中最上方的8行和最下方的8行为暗像素，有效像素为800×600；600×1个像素信号处理电路阵列分为奇、偶各300×1个，
芯片尺寸为20.5mm ×10.5mm ，芯片的电子显微照
片如图6所示．
图6 高速CMOS 图像传感器
Fig.6 High -speed CMOS image sensor
为了测试高速图像传感器芯片，
本文设计了在暗室环境下的光电测试系统和高速CMOS 成像系统，如图7所示．计算机通过USB 接口发送指令到光源控制器来控制光源头的输出强度．本文采用标准的线性LED 光源，光
范冰冰前世源头搭配积分球在出光口处输出均匀光．高速CMOS 成像系统置于升降台上，使均匀光照射在传感器的感光面板上．成像系统输出的图像数据通过USB 接口传输到计算机．
北川图7 光电测试系统
Fig.7 Photoelectric test system
像素的图像拖尾测试时序如图8所示．V SEL 是行选择管控制电压，V RST 是复位管控制电压，V TG 是传输管控制电压．LED 表示LED 光源的控制信号．LED 光源只有在LED 控制信号高电平期间才打
图8 测试的电荷转移特性和图像拖尾特性
Fig.8Measured charge transfer characteristics and
image lag characteristics
发布评论